| 16bit | 備考 | |
|---|---|---|
| 8bit | 8bit | |
| A | F | |
| B | C | |
| D | E | |
| H | L | M |
| SP（スタックポインタ） | ||
| PC（プログラムカウンタ） | ||
| bit位置 | フラグ | 名称 | 備考 |
|---|---|---|---|
| 7 | S | サインフラグ | 計算結果がマイナスの時セット |
| 6 | Z | ゼロフラグ | 計算結果がゼロの時にセット |
| 5 | - | ||
| 4 | H | ハーフキャリィフラグ | |
| 3 | - | ||
| 2 | P | パリティ／オーバーフローフラグ | |
| 1 | - | ||
| 0 | C | キャリーフラグ | 計算結果がオーバーフローした場合セット |
r2の内容をr1へ転送
Mで示されるメモリの内容をrに転送
rの内容をMで示されるメモリに転送
BCレジスタで示されるメモリの内容をAに転送
DEレジスタで示されるメモリの内容をAに転送
２バイトデータnnで示されるメモリの内容をAに転送
（1234番地：LDA 3412）
Aの内容をBCレジスタで示されるメモリに転送
Aの内容をDEレジスタで示されるメモリに転送
Aの内容を２バイトデータnnで示されるメモリに転送
（1234番地：STA 3412）
16bitのデータnnをペアレジスタBCに転送
（nn:1234：LXI B,3412）
16bitのデータnnをペアレジスタDEに転送
（nn:1234：LXI D,3412）
16bitのデータnnをペアレジスタHLに転送
（nn:1234：LXI H,3412）
16bitのデータnnをSP（スタックポインタ）に転送
（nn:1234：LXI SP,3412）
nnで示されるメモリの内容をLへ、nn+1番地のメモリの内容をHに転送
Lの内容をnnで示されるメモリへ、Hの内容をnn+1番地のメモリへ転送
HLの内容をSPに転送
BCの内容をスタックに転送
DEの内容をスタックに転送
HLの内容をスタックに転送
A（アキュームレータ）とF（フラグレジスタ）の内容をスタックへ転送
DEとHLの内容を交換
スタックのトップにあるデータ（２バイト）とHLの内容を交換
（LとSP、HとSP+1の内容を交換）
Aにrを加算し、結果をAに入れる
Aにnを加算し、結果をAに入れる
AとHLで示されるメモリの内容を加算し、結果をAに入れる
AにレジスタrとキャリーフラグCを加算し、結果をAに入れる
AにnとキャリーフラグCを加算し、結果をAに入れる
AとHLで示されるメモリの内容とキャリーフラグCを加算し、結果をAに入れる
レジスタrの内容を+1
HLで示されるメモリの内容を+1
HLの内容とBCの内容を加算し、結果をHLに入れる
HLの内容とDEの内容を加算し、結果をHLに入れる
HLの内容を2倍にする
HLとSPとを加算し、結果をHLに入れる
BCの内容を+1（フラグは変化しない）
DEの内容を+1（フラグは変化しない）
HLの内容を+1（フラグは変化しない）
SPの内容を+1（フラグは変化しない）
Aとレジスタrとの論理積（AND)をとって結果をAに入れる
Aとnとの論理積（AND)をとって結果をAに入れる
AとHLで示されるメモリの内容との論理積（AND)をとって結果をAに入れる
Aとレジスタrとの論理和（OR)をとって結果をAに入れる
Aとnとの論理和（OR)をとって結果をAに入れる
AとHLで示されるメモリの内容との論理和（OR)をとって結果をAに入れる
Aとレジスタrとの排他的論理和（ExclusiveOR)をとって結果をAに入れる
Aとnとの排他的論理和（ExclusiveOR)をとって結果をAに入れる
AとHLで示されるメモリの内容と排他的論理和（ExclusiveOR)をとって結果をAに入れる
Aの内容をbit反転する（#%11111111→#%00000000)
Aとrとを比較
A−rを計算しその結果をフラグによって示す
Aとnとを比較
AとMとを比較
Aレジスタの内容を1bit左にシフトし、bit7のデータをbit0に入れると共にキャリーCにも入れる
キャリーを含め9bitのデータを左に1bit回転させる
16bitのデータnnで示されるアドレスにジャンプ
Zフラグがセットされていなければ、nnで示されるアドレスにジャンプ
Cフラグがセットされていなければ、nnで示されるアドレスにジャンプ
Pフラグがセットされていなければ、nnで示されるアドレスにジャンプ
Sフラグがセットされていなければ、nnで示されるアドレスにジャンプ
ペアレジスタHLの内容をプログラムカウンタPCにロード
つまりHLで示されるアドレスへジャンプ
nnで示されるアドレスからはじまるサブルーチンをコール
Zフラグがセットされていなければ、nnで示されるアドレスからはじまるサブルーチンをコール
Cフラグがセットされていなければ、nnで示されるアドレスからはじまるサブルーチンをコール
Pフラグがセットされていなければ、nnで示されるアドレスからはじまるサブルーチンをコール
Sフラグがセットされていなければ、nnで示されるアドレスからはじまるサブルーチンをコール
スタックのトップに退避されていたアドレスデータをPCに入れ、そのアドレスにリターン
Zフラグがセットされていなければリターン
Cフラグがセットされていなければリターン
Pフラグがセットされていなければリターン
Sフラグがセットされていなければリターン
nで指定されるアドレスのＩ／ＯデバイスからデータをアキュムレータAに入力
nで指定されるアドレスのＩ／ＯデバイスからデータをアキュムレータAに出力
キャリーフラグCを反転
キャリーフラグCをセット
何も実行しないで次の命令に進む
割込かリセットがかかるまでCPUの実行を停止
割込を禁止
ＤＩ命令の実行後はＩＮＴ信号が入力されても新たな割込は発生しない
ＥＩ命令が実行されると、その次の命令の実行後から割込が受け付け可能状態になる