CasCompアンプ実験(1)
20140627～
目次
| CasCompの、浅いおさらい | カソードフォロワー管無し実験 20140824～ |
| 似た回路があったんですけど | 再現性の喪失・・・ 20140830～ |
| CasCompの前にフツーの差動増幅実験 20140713～ | こ、工事中・・・ 20140903～ |
| 12AX7差動増幅 | *** |
| 12AX7カソード接地増幅・・・オマケ | *** |
| CasComp回路実験（1） 20140818～ | *** |
| CasComp回路実験（2） 20140820～ | *** |
| 困ってます 20140822～ | *** |
はじめに
まだ一部のアンプ製作者の方々が手掛けられておられるくらいの感じですが、「低歪み」指向なら食指が動く回路です。原理詳細はラ技2008年1～5月号を参照せねばなりません。しかし参照したところで数式が苦手。その殆どはチンプンカンプンなのです。大元はUSA特許とのご説明ですが、由来云々は二の次。黒田徹氏が最終的に提示されたOPアンプ併用の真空管差動増幅回路が一人歩きしてる態にも感じます。
なお、本件を黒田式新バイアス検証PP実験アンプに絡める思惑がございます。
CasCompの、浅いおさらい
「CasComp」で検索して直ぐ出てくるのは、ありと氏のところですね。CasComp応用回路と紹介されておられます。図面が見やすいのでお借りしました。
元の「CasCompアンプ」は左記で、P.A.Quinn氏による半導体回路が紹介されています。黒田氏はコレの真空管Ver.を考察され、件の回路へと至ったのですね。なお、元記事の第5図中に記入されている⊿Icのループは描画を省略。理解出来てませんので、突っ込まれたら・・・
・・・困る。
ラ技2011年11月号の塩田春樹氏による「6GB3A ULPPアンプの製作」記事に、黒田氏が寄せられた解説文中で述べられた一節を引用させていただきます。「これはP.A.Quinn氏の回路とは全く異なるものですが、CasCompから出発して辿りついたので。ここでは、これも“CasComp”と呼ぶことにします。」
生半可な脚注：元CasConpではフィード・フォワード技術（FF)が用いられ、黒田氏の応用回路ではゼロ・ディストーション・ルール技術（ZDR)の応用へと発想が変化している・・・と読みました。歪み打ち消し箇所が、出力側→入力側へと移動しているのは解りますが、それ以上の数式的な理解には・・・到ってませんので、突っ込まないで下さい。いや、ホントに。
塩田春樹氏も“ありと”氏と同じく、CSPP回路のドライブにCasCompを多数応用されてます。ラ技寄稿家では玉置浩氏が、標準PP回路のドライブに使用され、珍しくもCasComp部を含む前段回路のみのひずみ率特性を測定・発表されて興味をそそられます。
似た回路があったんですけど
これは同じく、黒田氏のラ技2006年10月号「新バイアス・・・」に掲載されたシミュレーション回路からの抜粋です。絵面は似ていますが、差動増幅回路ではありません。氏は細かな説明を述べられておられませんが、OPアンプとの組み合わせで「局部帰還をかけた」との事。タマはカソード接地増幅回路ですね。
各OPアンプはNE5532相当で、ドライブ段の歪み率は0.0001％以下・・・と、氏は解説されてます。
タマ（上）のカソードから、2kΩ＋2kΩを介して負帰還がかけられてるのは読めます。CasComp応用回路の半分と、どんな違いがあるのでしょうか。う～ん、考えたって無理。シミュレーションすれば解るんでしょうが、SPICEを使用していませんし。
CasCompの前にフツーの差動増幅実験
20140713～
12BH7Aのカソード・フォロワー回路は、文字通りバッファ意図です。オーディオアナライザーの入力インピーダンスが100kΩなので、12AX7には負荷が重く、苦肉の選択です。従って、今後のデーターはカソホロ部の歪みを含みます。ご承知置き下さい。
電源は従来の自作外部電源でスタートしましたが、どうもハムが取りきれていない印象。電圧値も近似だが中途半端なので、中古菊水製品を新調しました。－15Vは、毎度のLUXKIT・M-6P。A電源は菊水PMC18-5A、B電源は同PMC350-0.2Aです。
Ebb≒350Vと高めなのは、TL34(T)の「黒田式新バイアス検証PP実験アンプ」で試す意図の為。
図面上の各部電圧数値は、実験初期の一例でしかない。途中で電源機材が代わったし、定電流回路のADJでコロコロ・・・でもないが微妙に、かつ大胆に変化します。
注：以後の表記ですが、図面上での単純な上側・下側と書きます。上側入力→上側出力では位相が反転してますし、反転・非反転云々も（自分が！）間違えそう。Hot/Cold呼称も使い慣れぬ・・・。
真空管の差動増幅回路は、全段差動ppの普及に伴い結構あちこちで採用されていると思いますが、ココだけの歪み率特性を調べられた実験報告は存じ上げません。稀にですが、初段＋カソード結合ドライブ段の出力を実測された例（武末数馬先生、黒川達夫氏など）を知る程度です。そういえば森川忠勇氏も前段回路に多用されてましたが、そんな実測データは・・・？
オーディオアナライザのBAL受けで、ソレの歪み率も見ます。
いつものAT-1W基板に、無理やり8DIPソケットを。基板ウラは見せたくない有様。
下側も入力端子を設けましたが、シングル増幅回路も調べる意図があっての事です。
初期のフィルタ無し測定一例、事前実験1の動作時・・・だった記憶。差動歪みの最良を得ておらず、手探りの段階です。
改めて思い知ったのは、電圧増幅回路単体での「雑音電圧」の大きさです。12AX7単管で1mV内外(500kHz・BW）で、数Vrms以下は全てNoisに埋没します。いささか気になるのですが以後は、400Hz～30kHz・Bwで1kHzのみの測定を、～80kHz・Bwで100Hz～10kHzを調べることとします。あ～・・・気になる。
3行空けのために・・・こげなことを
12AX7差動増幅
片側出力までの増幅度は、概ね30倍（＋30db）前後です。個体差もありますが、テール電流値で結構変わります。事前実験1では約2.2mA
だったからか低めに出たようです。
なお、Noisは正味（500kHz・BW）では1mV内外で案外個体差が無い。400Hz～30kHz・BWの“後ろめたい”数値では0.1mV少々です。
差動出力電圧は、上下単独出力の「加算」ですから、本当のカーブはこんなに重なりません。2倍して描くのが正しいのでしょうが、なんだかこの方が分かり易い気がします。なお、アナライザの都合？もありますが、最小BAL入力レベル範囲は0.2Vrmsってえ事も。
まあ・・・片側出力が1Vrms（例）の時の差動出力歪み率を、同じ縦軸に並べただけです。
左から東芝サンプル③の
上側出力・10Vrms・0.098％・1kHz（400Hz～30kHzBW測定）
下側出力・10Vrms・0.103％・同上・・・注：CIMG1724.JPG中の源波形はオシロCh1の「上側」波形でした。Ch3の歪み波形は正しく下側を示しております。再撮影をサボりますが、お許しください。
差動出力・20Vrms・0.02％・同上・・・ADJポイントです
左から東芝サンプル③の
上側出力・40Vrms・3.2％・1kHz（400Hz～30kHzBW測定）
下側出力・40Vrms・2.5％・同上
差動出力・80Vrms・1.1％・同上
上記データは、差動出力・20Vrms時が最小歪みになるADJです。差動出力・80Vrms時最小のADJでは、0.5％内外に出来る事を確認しておりますが、小出力時の数値は悪化します。つまりはイタチゴッコの態ですな。差動二対の個体差が一致する領域次第の感じで、つまりは・・・これもタマの個体差のお話に帰結します。
各サンプルデータのテール電流値は微妙に異なるが、概ね3mA内外でした。大レベル低歪みADJではコレが減少します。安易に「2mA固定」など決めたりしますと、タマの個体差が顕わになる印象です。
いづれにせよ、ADJの按配はクリチカルで、電源電圧やテール電流値にも影響される印象です。実際に2SK373の定電流回路に潜在する温度特性らしき歪み数値の漂動？が垣間見えました。逆説的に、最良点を得るよりも“ワザと”外して、安定したソコソコの歪みを残留させる手があるかとも考えました。その残留歪みがアンプの総合歪み率にどう関係するか見届ける必要がありますな。ソレはソレでメンドーですが。
さて、東芝の3本（全て中古・・・多分、初めて試す個体）は、似たような特性で“安心？”した気分です。他、松下中古2本とNEC中古1本を試しましたが、内1本のみ（何処のかは書かない）片UNITにいささか難ありと見ました。総じて、概ね近似の性能でしたから、乱暴かもしれませんが「こんなもん」なのでしょう。
なにを今更・・・の感想ですが、差動増幅回路の片側単独出力の歪みは2次歪み主体だと知りました。当たり前の話なんでしょうが、差動合成（加算？）出力で2次打ち消しがなされる様を実感した次第です。
オマケ実験・・・12AX7カソード接地増幅
インチキっぽいが、470μFケミコンを2個無極性接続し、共通カソード⇔接地しただけです。
電圧増幅管とはいえ、大レベルでは2次特性に絡む電流増加があり、定電流回路との関係で動作基点の移動が見られます。厳密な固定バイアスで調べるべき？実験かとは存じますが、面倒臭いので。
なお、4本のカーブごとに所定のバイアス（定電流ADJ）を与えております。
歪みの少ない2曲線は、10Vrms出力時最小ADJしたもの。Ibo≒1.8mA近くの、極めて浅いバイアス状態です。この時の共通カソード電圧は、約＋0.2V内外でしたのでグリッドの「初速度電流」が生じてるかもしれませんし、Rg＝100kΩの両端には少なからぬ電圧が発生していたと想像（確かめてない）します。（増幅度・上/下：62.7/61.5倍）
メカニズムは不明（不勉強）なのですが、相方ナシでも2次歪みが消失した感じです。アプローチは異なるが、ぺるけさんの「真空管電圧増幅回路のバイアスと初速度電流」文献とも関連してる気がします。
東芝サンプル③・各UnitのIb≒1mAでは、共通カソード電位が1.5～1.6V程にばらつきましたが、似たような歪み率カーブが得られました。2次歪みタップリの、ありていな特性かなと存じますが。（増幅度・上/下：55.7/56.1倍）
注：このオマケ実験での波形撮影を失念しております。片手落ちですなあ。
CasComp回路実験（1）
20140818～
注：先に掲げた事前実験1の誤りを訂正しつつ書きました。
訂正前に・・・そのまんまのチョンボしとります。あ～小恥ずかしい。
TL082を選択した理由は・・・殆ど無い。FET入力で安かった（＠42円）からかな？。
この実験で気になっていたのは、OPアンプ廻りの電圧値です。ラ技寄稿家方々やWEB上での採用例・回路図中など記憶の限りでは、書かれていた例を知りません。
生半可なOPアンプ知識ですが、入出力3箇所のDC電圧値は一致してるのがフツーと理解しておりましたので、タマのバイアス関係はど～なんかな～・・・と心配でした。実測では、12AX7に相応しい電圧が見えましたが、今度はOPアンプ入力2点の電圧は異なるのです。これはこれでど～なんでしょうねえ。
さて、祈るような気持ちで得たのがこの歪み率特性です。実は前述のラ技寄稿家・玉置浩氏の実測データとは異なるものの「案外な」数値にはいささか拍子抜けしてしまいました。
data1～4と同じく、差動出力の実電圧は、図の2倍です。紛らわしいのは承知ですけど・・・。
最初は12AX7差動増幅のサンプル①～③と同じく、差動出力20Vrms時でテール電流ADJをしましたが、ココで最小歪みを得ますと大レベル時の歪みは著しく悪化しました。data1～4以上に酷いのです。イロイロ試した上で、最大出力（今回は差動100Vrms）時での最小歪みADJが“一番マトモ”と感じました。ソレが上の特性です。
図中の10Vrms以上の領域では（差動20Vrms以上って事・・・くどいね）明らかな歪み低減が得られたものの、ソレ以下では妙なウネリを伴って、0.01％を下回りません。正直言えばOPアンプ回路風の「右下がり直線で0.00ン％→飽和で真上に」みたいなイメージを妄想してました。ハイ・・・。
う～む・・・ADJの感触・歪み波形の変化・・・からしても、12AX7オンリーの差動増幅動作にも似た印象を受けます。つまりは差動2対の一致性のズレですが。
差動片側波形の歪みは、2次主体で変わらず。しかしこれも高レベル（図中10Vrms以上）での増加傾向が抑制され、40Vrmsまで連続した「直線？」に見えるくらいの低歪みです。まるで2次以上の高次歪みだけが消え去った様に。
注：書きながら・・・基本・根本が差動増幅回路である事が、関連してそうな気分です。差動増幅回路ではなく、カソード接地シングル？増幅段でも成立する手法なのでしょうか。これも実験して、前述の似た回路との関連性を探ってみたいモンです。
東芝サンプル②です。一貫性がない報告で情け無い・・・。致命的な差異は無いのだ・・・と弁明しときます。
上側出力・10Vrms・0.068％・1kHz（400Hz～30kHzBW測定）
下側出力・10Vrms・0.07％・同上
差動出力・20Vrms・0.015％・同上
東芝サンプル②です。左から・・・
上側出力・40Vrms・0.31％・1kHz（400Hz～30kHzBW測定）
下側出力・40Vrms・0.31％・同上
差動出力・80Vrms・0.022％・同上
書き忘れ ： Noisは増えました。400Hz～30kHz・BW測定ですが、0.3ｍV内外。ただし、回路ゲインは片側47倍（33.5db）程なので、data1～4とは異なります。でもねえ・・・OPアンプのちからを借りて、Noisも相当低減されるモンだとばかり妄想して・・・。
手持ち品の最高級OPアンプ、NJM5532DDに差し替え。FET入力ぢゃ無いが、半ばヤケクソ。いささか期待するものもあったが、明らかなのはNois低下（0.3ｍV→0.2ｍV）のみ。
図中の30Vrmsが0.00％台に低下してるのは、ADJの“錬度”違い程度の事かと思います。もう過度な妄想せん方がよかろう。
3行空けのために・・・こげなことを
CasComp回路実験（2）
20140820～
前述の利得合わせ。ついでに兼用の差動バランストリマを新設しました。
各カソードのRk＝1kΩが1.5kΩになって、data1～4の利得に近似。
5532版での実験結果。Noisはdata1～4と同等に・・・てえ事は、CasCompでのNois低減は見られない？。これもショック。
なお、全体的に歪み率は低下傾向ですが、バランストリマの効果ではない（効くが、実態は中央が最良）。傾向そのものは一向に変わらんので、テール電流ADJの按配違いが出たと認識してます。
この後、12AX7の東芝サンプル①③、松下①②、NEC①を試しました。傾向は変わりませんが、図中1Vrms～20Vrms間の数値には違いがありました。差動出力100Vrms（図中50Vrms）でのADJを通す限りでは・・・ですが。
ちなみに上に掲げたデータが、タマタマ？最良の様子。片UNITにいささか難ありとみた前述の1本は・・・やはり酷い。
結論を出すには速すぎますが、いささか肩透かしの感もあってモチベーションの低下は否めません。12BH7Aは、最初の1本のみで通しており、他のサンプルも試した方が良いのか・・・、5532以上の高級品を試そうか、更に多数の12AX7も調べるか・・・、いっそ、組み直そうかってな気分になりつつあります。
更に気まずい追記
後出し情報で恐縮ですが、12AX7オンリー差動増幅実験での高域F特チェックでは、概ね250kHz～300kHz間（－3db：0db＝1Vrms）に分布しました。差動出力でのF特測定は失念しており、入力→上下片側出力でのチェックですが。
CasComp実験で同様にチェックしますと、なんと100kHz少々どまりです。これもモチベーション低下の一因です。よおく考えれば（各氏の文献を読めば）出力インピーダンスの低減効果は述べられておらず、塩田春樹氏・玉置浩氏の報告に到っては「高い」と明記されてます。解説文中の利得計算からしてもそれは当然の事かと言えましょう。
ちなみに今回の実験結果からの推測ですと、Casconp回路では12AX7の出力インピーダンスは負荷抵抗値100kΩに限りなく近いと考えます。先行した12AX7オンリー実験では、rp≒70～80kΩ程かと想像します。ここの出力インピーダンスは、50kΩを若干下回るくらいか。次段の12BH7Aは、ミラー効果が無いカソホロとはいえ陽極が接地電位なので、数pFでもCgpは健在でしょう。100kΩの前段インピーダンスでは相当効く理屈です。
トドめ？と言っちゃあ問題発言ですが、CasComp回路の高域優位性は、OPアンプ出力⇔差動増幅管のグリッド入力部分であり、文献などには次段との絡みが書かれて無いのです。
3行空けのために・・・こげなことを
困ってます
20140822～
このまま実験を続けるかどうか、悩んでます。実は「高級OPアンプ」を発注しておりますが、なんだか期待薄。更にはここまでのアプローチ・実験手段が適切だったかどうかも心配なのです。ラ技寄稿家の玉置浩氏がされたような、6DJ8系の10kΩ負荷・カソホロ他バッファ無し実験などを追試してみようかとも考えますが、今のところ気合が入らない。
3行空けのために・・・こげなことを